



كلية العلوم
السملاية - مراكش
FACULTÉ DES SCIENCES
SEMLALIA - MARRAKECH

Module : Architecture des Ordinateurs

Pr. *Chakir Oumaima*, Docteur en Cybersécurité et Intelligence Artificielle

o.chakir@uca.ac.ma

Chapitre 3: Organisation interne d'un ordinateur

Partie 1: Fonctionnement du processeur

Processeur/CPU (Central Processing Unit)

Point de vue fonctionnel

- ✓ Processeur ou CPU est le cerveau de l'ordinateur.
- ✓ Il a pour objet d'exécuter les instructions machines en manipulant des données stockées en mémoire centrale,
- ✓ Il est chargé d'exécuter le système d'exploitation, les programmes et toutes les opérations nécessaires au fonctionnement de la machine.
- ✓ Sans CPU, aucune instruction ne pourrait être exécutée, donc aucun programme ne fonctionnerait.

Processeur/CPU (Central Processing Unit)

Point de vue électronique

Un processeur est un circuit électronique intégré extrêmement complexe, composé de milliards de transistors microscopiques gravés sur une fine plaque de silicium. Ces transistors sont organisés en blocs fonctionnels capables de traiter des signaux électriques représentant des informations numériques.



- ✓ Le processeur est *intégré sur la carte mère de l'ordinateur et communique avec les autres composants* pour exécuter les instructions et traiter les informations numériques.
- ✓ Il est *placé dans une zone spécifique appelée socket de processeur*, qui permet de fixer le processeur et de le connecter électriquement à tous les autres composants de l'ordinateur.



Composants du processeur

Les registres

- ✓ Ils sont de petites unités de stockage à l'intérieur du processeur
- ✓ Ils servent à stocker temporairement les données, les adresses ou les instructions pendant le traitement,
- ✓ Ils constituent la mémoire la plus rapide accessible par le CPU, surpassant la mémoire cache et la mémoire centrale (RAM) en vitesse d'accès.

Composants du processeur

Les registres

- ✓ La taille des registres représente le nombre de bits que le processeur peut traiter en une seule fois.
- ✓ Elle est déterminée par l'architecture du processeur :
 - Processeur 32 bits → registres de 32 bits
 - Processeur 64 bits → registres de 64 bits
- ✓ Des registres plus grands permettent de traiter plus de données par opération.
- ✓ Cela améliore les performances globales et permet de gérer une mémoire plus importante.

Composants du processeur

Unité de Commande

1. Fonctionnement général de l'UC

- ✓ L'Unité de Commande (UC), ou Control Unit, est le **chef d'orchestre du processeur**.
- ✓ Elle **contrôle le déroulement des instructions** du programme et **oriente le travail** des autres unités (comme UAL, les registres, la mémoire et les périphériques).
- ✓ Sans elle, le processeur ne saurait ni comprendre ni exécuter le moindre programme.

Unité de Commande

2. Les principaux composants de l'UC

- ✓ Compteur ordinal (PC – Program Counter): Chaque instruction est repérée par une adresse qui mémorise sa position dans le programme. Le PC contient l'adresse de la prochaine instruction à exécuter.
- ✓ Registre d'instruction (IR – Instruction Register): Stocke temporairement l'instruction courante en cours de décodage.
- ✓ Décodeur d'instruction: Interprète le code binaire de l'instruction contenue dans l'IR pour identifier l'opération à réaliser et les opérandes.

Unité de Commande

2. Les principaux composants de l'UC

- ✓ Séquenceur : Une fois que le décodeur a déterminé l'opération à effectuer, le séquenceur envoie des signaux de commande aux différents composants (UAL, bus, etc.) pour que l'instruction s'exécute selon le rythme de l'horloge.
- ✓ L'horloge (Clock): Fournit les impulsions électriques qui synchronisent toutes les opérations. Chaque impulsion correspond à une étape d'exécution d'une instruction.

Composants du processeur

Unité de Commande

L'unité de commande assure :

- ✓ La lecture et l'interprétation des instructions du programme
- ✓ La génération des signaux de commande.
- ✓ La coordination des échanges entre les différentes unités du processeur.
- ✓ Le contrôle du déroulement séquentiel du programme.

Composants du processeur


Unité Arithmétique et Logique (UAL)

1. Fonctionnement général de l'UC

- ✓ L'UAL est le cerveau « calculateur » du processeur;
- ✓ Elle est contrôlée par l'UC (sous le contrôle du séquenceur);
- ✓ Elle comprend tous les circuits arithmétiques et logiques utilisés par le processeur pour réaliser les opérations de base indispensables à l'exécution des instructions machine.

Composants du processeur

Unité Arithmétique et Logique (UAL)



Composants du processeur

Unité Arithmétique et Logique (UAL)

2. Les composants de l'UAL

Registre de travail: Ces registres agissent comme des tampons pour stocker temporairement les deux opérandes juste avant qu'elles ne soient envoyées à l'UAL pour traitement.

Accumulateur: Un registre spécial qui stocke le **résultat** de la dernière opération effectuée par l'UAL.

2. Les composants de l'UAL

Registre d'état : Un registre **composé de n bits**, souvent 8 bits, à **considérer individuellement**:

- ✓ Il ne stocke pas des données à traiter, mais des **informations sur le résultat de la dernière opération**.
- ✓ Chaque bit de ce registre est un "drapeau" (flag, ou indicateur) qui indique une condition spécifique.
- ✓ Chaque drapeau est **activé (mis à 1)** par l'UAL si **la condition** qu'il surveille **est vraie**, ou **désactivé (mis à 0)** si cette condition **n'est pas remplie**.

2. Les composants de l'UAL

Registre d'état : On peut citer les flags suivants

Flag	Signification	Exemple (8 bits)	Valeur du flag
C (Carry)	Retenue / dépassement pour nombres non signés	$200 + 100 = 300 (>255)$	$C = 1$
S (Sign)	Résultat négatif (MSB = 1)	$11111111 \rightarrow$ négatif	$S = 1$
OV ou V (Overflow)	Indique qu'une opération sur nombres signés dépasse la plage que le registre peut représenter.	$127 + 1 = 128$	$OV = 1$
Z (Zero)	Résultat = 0	$5 - 5 = 0$	$Z = 1$
P (Parity)	indique si le nombre de bits à 1 dans le résultat est pair ou impair.	$1010\ 1100$ (4 bits à 1) $\rightarrow$ pair	$P=1$


Composants du processeur

Unité Arithmétique et Logique (UAL)

L'UAL reçoit, via le bus de contrôle, un signal codé correspondant à l'opération à effectuer.

À partir des registres de travail, l'UAL récupère les deux opérandes à manipuler et effectue l'opération demandée.

Sélection de l'opération



Flag = "drapeau"
= booléen décrivant
l'état du résultat

L'UAL stocke temporairement le résultat de l'opération dans l'accumulateur. Ensuite, le processeur le déplace vers sa destination finale selon l'instruction exécutée.

Ensuite, l'UAL met à jour les drapeaux du registre d'état en fonction du résultat.

Le bus de Communication

- ✓ Un ensemble de fils électriques qui relient entre eux les différents composants d'un ordinateur.
- ✓ Chaque fil transporte un signal électrique, qui peut être :
 - **Présent (tension haute)** → représente le bit **1**,
 - **Absent (tension basse)** → représente le bit **0**.
- ✓ Un seul fil ne peut transmettre qu'une seule information binaire à la fois (soit 0, soit 1).

1. Les caractéristiques d'un bus

Largeur du bus (ou volume du bus): Correspond au nombre de fils du bus:

- ✓ Un bus de n fils peut transporter n bits en parallèle:
 - Un **bus à 8 fils** → transporte **8 bits** en une seule fois,
 - un **bus à 16 fils** → transporte **16 bits**,
 - un **bus à 32 fils** → transporte **32 bits**.
- ✓ Plus la largeur du bus est grande, plus le bus peut transporter de bits en parallèle, et donc plus la quantité d'informations transférée à chaque instant est élevée.

1. Les caractéristiques d'un bus

Vitesse ou fréquence du bus: La vitesse du bus est définie par sa fréquence exprimée en Hertz:

- ✓ La fréquence du bus indique le nombre de transferts possibles par seconde.
- ✓ Plus la fréquence est élevée, plus les échanges entre les composants sont rapides.

Débit maximal: Représente la quantité de données que le bus peut transférer par seconde. Il s'obtient en multipliant la largeur du bus par sa fréquence.

Le bus de Communication

2. Les types d'un bus de communication

Le bus d'adresse (Bus d'adressage ou bus mémoire):

- ✓ Il transporte des combinaisons de signaux qui sont interprétées comme des nombres entiers représentant *l'adresse d'un mot mémoire*.
- ✓ Il sert à **indiquer l'adresse de la mémoire ou du périphérique à lire ou écrire.**
- ✓ Il est **unidirectionnel**, du processeur vers la mémoire ou le périphérique.

Le bus de Communication

2. Les types d'un bus de communication

Le bus de données (Data Bus):

- ✓ Il transporte des signaux électriques représentant les données entre le processeur, la mémoire et les périphériques.
- ✓ Il est bidirectionnel, c'est-à-dire que les données peuvent circuler du processeur vers la mémoire ou les périphériques, et des périphériques ou de la mémoire vers le processeur.

Le bus de Communication

2. Les types d'un bus de communication

Le bus de contrôle (ou bus de commande):

- ✓ Il transporte les signaux de commande et de synchronisation qui coordonnent toutes les activités du système.
- ✓ Il est généralement bidirectionnel dans les architectures modernes de processeur.

1. Quels composants font partie de l'UAL ?

- a) Accumulateur, registres de travail, registre d'état
- b) Mémoire vive, registre d'instructions, séquenceur
- c) Bus de données, bus d'adresse, bus de contrôle

2. Quelle est la différence principale entre le bus de données et le bus d'adresses ?

- a) Le bus de données transporte les adresses et le bus d'adresses transporte les données
- b) Le bus de données transporte les données, le bus d'adresses indique où lire ou écrire.
- d) Le bus d'adresses est bidirectionnel et le bus de données unidirectionnel.

3. Quel est le rôle principal d'un registre dans le processeur ?

- a) Stocker les programmes
- b) Stocker temporairement des données et instructions.
- c) Gérer les périphériques

4. Quel registre contient l'adresse de la prochaine instruction à exécuter ?

- a) Compteur de programme
- b) Registre d'état
- c) Registre de travail

5. Le code d'opération envoyé par le séquenceur à l'UAL sert à :

- a) Indiquer quels opérandes utiliser
- b) Indiquer quelle opération effectuer
- c) Mettre à jour le registre d'état

6. Si une addition produit une retenue, quelle unité de processeur est responsable de stocker et signaler cette information ?

- a) UAL et registre d'état
- b) Bus de données
- c) Registre de travail

7. Que contient le registre d'instruction (IR) ?

- a) La prochaine instruction à exécuter
- b) L'instruction actuellement en cours d'exécution
- c) L'adresse mémoire de l'instruction en cours d'exécution

Partie 2: Les Mémoires

Introduction

Une mémoire est un dispositif de stockage permettant de sauvegarder des informations. Les seules opérations possibles sur la mémoire sont:

- ✓ Écriture : Le processeur fournit une valeur et une adresse → la mémoire stocke la valeur à l'emplacement indiqué.
- ✓ Lecture : Le processeur fournit une adresse → la mémoire renvoie la valeur contenue à cet emplacement. Le contenu lu reste inchangé.

Caractéristiques d'une mémoire

- ✓ La capacité: C'est la quantité d'informations qu'une mémoire peut stocker. Elle s'exprime généralement en bits ou en octets.
- ✓ La volatilité: Fait référence à la dépendance de la mémoire vis-à-vis d'une source d'alimentation continue pour maintenir l'intégrité de ses données:
 - Une mémoire volatile perd son contenu lorsque l'alimentation est coupée (ex. RAM).
 - Une mémoire non volatile conserve son contenu même sans alimentation (ex. disque dur, ROM).

Caractéristiques d'une mémoire

- ✓ La fréquence: Exprimée en hertz et représente le nombre de cycles d'horloge que la mémoire exécute par seconde.
- ✓ Le cycle d'horloge: Représente la durée d'un cycle unique de l'horloge. Plus ce cycle est court, plus la mémoire peut effectuer d'opérations par seconde, donc plus elle est rapide. Il se mesure en secondes, généralement en nanosecondes (ns).

$$\text{Durée d'un cycle d'horloge} = \frac{1}{\text{Fréquence}}$$

Caractéristiques d'une mémoire


✓ temps d'accès à la mémoire: C'est l'intervalle de temps total entre le moment où une demande de lecture ou d'écriture est reçue par la mémoire et le moment où l'opération est effectivement terminée.

- Lecture : le temps écoulé entre la réception de la demande de lecture par la mémoire et le moment où la donnée devient disponible sur le bus de données.
- Écriture : le temps écoulé entre la réception de la demande d'écriture par la mémoire et le moment où la donnée est effectivement stockée en mémoire.

Caractéristiques d'une mémoire

- ✓ La bande passante: C'est la quantité de données que la mémoire peut transférer par unité de temps. Elle se calcule comme le produit de la largeur du bus de données et de la fréquence de la mémoire.
- ✓ Le temps de latence: C'est la mesure du temps d'attente pur avant que la mémoire commence à répondre à une demande. Plus il est élevé, plus le processeur doit patienter pour commencer à travailler sur l'information demandée, ce qui entraîne une sous-utilisation de ses capacités de calcul.

Classification des mémoires




Hiérarchie de la mémoire

- ✓ La hiérarchie des mémoires est un concept fondamental dans l'architecture des ordinateurs qui organise les différents types de stockage selon un compromis essentiel : la vitesse d'accès, la capacité de stockage et le coût.
- ✓ Elle est généralement représentée sous forme de pyramide :
 - Plus on monte vers le sommet, plus la mémoire est rapide, chère et de petite capacité.
 - Plus on descend vers la base, plus elle est lente, bon marché et de grande capacité.

Hiérarchie de la mémoire

Processeur

La vitesse d'accès est plus lente



Le coût est plus élevé

La capacité de stockage est plus élevée

Mémoire Centrale

- ✓ Elle représente l'espace de travail temporaire et rapide de l'ordinateur.
- ✓ Le processeur n'est capable d'exécuter que les programmes chargés dans cette mémoire.
- ✓ Son rôle principal est de stocker les informations (données et programmes) que le processeur doit manipuler.
- ✓ Elle est constituée de circuits électroniques capables de représenter deux états : 0 ou 1.


Mémoire Centrale

Les caractéristiques principales de la mémoire centrale :

- ✓ Elle est volatile (son contenu disparaît lorsque l'alimentation est coupée);
- ✓ Elle est à accès direct, c'est-à-dire que le processeur peut accéder à n'importe quel emplacement mémoire sans tenir compte de l'ordre de stockage;
- ✓ Elle a une vitesse d'accès élevée (en nanosecondes);
- ✓ Elle permet la lecture et l'écriture des données;
- ✓ Elle a une capacité moyenne (généralement en gigaoctets);
- ✓ Elle utilise une technologie à semi-conducteurs.

Organisation de la mémoire centrale

Organisation Logique




Organisation de la mémoire centrale

Organisation Logique

Mot Mémoire: La mémoire centrale est découpée en cellules mémoire, appelées mots mémoire, dans lesquelles les informations sont stockées.

8 mots mémoire : chacun contient 16 bits, donc chaque mot peut représenter 2^{16} combinaisons possibles.



Organisation Logique

Mot Mémoire: La mémoire centrale est découpée en cellules mémoire, appelées mots mémoire, dans lesquelles les informations sont stockées:

- ✓ chaque mot mémoire stocke une information sur n bits.
- ✓ La capacité totale de la mémoire centrale ne se mesure pas en bits, mais en nombre de mots mémoire.
- ✓ Un mot de n bits peut avoir 2^n combinaisons différentes.
- ✓ La taille d'un mot mémoire varie selon l'architecture du processeur:
de 1 à 64 bits.

Organisation de la mémoire centrale

Organisation Logique

Adresse mémoire : Chaque mot mémoire possède un identifiant unique appelé adresse.


✓ C'est un numéro séquentiel commençant à zéro.

✓ La taille de l'adresse détermine la mémoire

Maximale adressable par le processeur.

Mémoire maximale adressable = $2^{\text{nombre de bits d'adresse}}$ × taille d'un mot

N.B: Les mots restants existent, mais le processeur ne peut pas y accéder.



Organisation de la mémoire centrale

Organisation Logique

- ✓ Les adresses sont des séquences de chiffres de longueur fixe, traitées comme des entiers non signés, et elles sont souvent représentées en hexadécimal pour des raisons de compacité et de lisibilité.
- ✓ Lorsque le processeur souhaite accéder à une donnée, il envoie cette adresse sur le bus d'adresse afin d'indiquer la position du mot mémoire à lire ou à écrire.


Organisation de la mémoire centrale

Organisation Logique

Décodeur d'adresse : Un circuit électronique intégré dans la mémoire qui permet de sélectionner exactement un mot mémoire parmi tous ceux disponibles. Il est formé de :

- ✓ Transistors qui réalisent les portes logiques (ET, NON);
- ✓ Lignes d'activation connectées aux cellules mémoire;
- ✓ Bus d'adresse qui entre dans le décodeur.

N.B: Le mot mémoire est sélectionné lorsque la porte ET associée reçoit en même temps trois niveaux logiques à '1'.




Décodeur d'adresse



Input: CPU envoie l'adresse 3 (011)

Output: Seule la porte ET connectée à la ligne d3 reçoit trois signaux '1' logiques simultanément

Porte NON (ou inverseur logique)



Porte ET (Produit logique)



Organisation de la mémoire centrale

Organisation Logique


- ✓ Il reçoit l'adresse envoyée par le processeur et transforme cette adresse en un signal unique qui active exactement une cellule mémoire.
- ✓ Sans décodeur, la mémoire ne saurait pas où lire ou écrire les données.
- ✓ Il assure que chaque mot mémoire est accessible individuellement et correctement.

Organisation de la mémoire centrale

Organisation Logique


Multiplexeur de données: Une fois le mot mémoire sélectionné par le décodeur, le multiplexeur assure la liaison temporaire entre ce mot mémoire et le bus de données, permettant aux informations binaires de circuler.

- ✓ Cas de lecture : Il transmet la donnée provenant du mot mémoire activé vers le bus de données pour le microprocesseur.
- ✓ Cas d'écriture : Il transmet la donnée provenant du bus de données vers le mot mémoire ciblé pour l'enregistrement.



Input: CPU envoie l'adresse 2 (010)

Output: Seule la porte ET connectée à la ligne d2 reçoit trois signaux '1' logiques simultanément



1. Parmi les mémoires suivantes, laquelle est la plus adaptée pour stocker temporairement des données pendant qu'un programme s'exécute ?

- a) Disque dur
- b) RAM
- c) ROM

2. Si un processeur envoie une requête de lecture à une mémoire volatile mais que le signal R/W est à 0, que se passera-t-il ?

- a) La mémoire lira les données comme demandé
- b) La mémoire ignorera la requête
- c) La mémoire écrira les données présentes sur le bus dans le mot mémoire ciblé

3. Quelle est la hiérarchie correcte de la mémoire, du plus rapide au plus lent ?

- a) Disque dur → RAM → Cache → Registres
- b) Registres → Cache → RAM → Disque dur
- c) RAM → Registres → Cache → Disque dur

4. Dans une mémoire RAM organisée en 8 lignes et 8 colonnes, chaque case contient 1 bit. Combien de mots de 8 bits peut-on stocker ?

- a) 8 mots
- b) 16 mots
- c) 32 mots

5. Dans une mémoire centrale, le rôle du décodeur d'adresses est de :

- a) Générer les données à stocker.
- b) Sélectionner le mot mémoire correspondant à l'adresse envoyée.
- c) Inverser les signaux d'adresse.

6. Lors d'une lecture mémoire, quel composant de la RAM établit la liaison entre le mot mémoire activé et le bus de données ?

- a) Le décodeur d'adresse
- b) Le multiplexeur de données
- c) Le bus de commande

7. Quelle phrase décrit le mieux le fonctionnement interne de la RAM ?

- a) Les données sont écrites uniquement dans des registres internes du CPU.
- b) Chaque cellule mémoire est adressée individuellement par un code binaire décodé.
- c) Toutes les cellules écrivent et lisent en même temps.

8. Pourquoi la mémoire centrale n'est pas directement remplacée par le disque dur, alors que celui-ci a une capacité bien plus grande ?

- a) Parce que le disque dur est non volatile
- b) Parce que le disque dur est beaucoup plus lent
- c) Parce que la RAM est plus chère

Mémoire Centrale: Dynamic RAM


La RAM centrale est de type DRAM (Dynamic RAM) : chaque bit est stocké dans un condensateur, ce qui nécessite un rafraîchissement régulier pour éviter que les données ne se perdent à cause de la décharge naturelle des condensateurs.

Mot mémoire 1

1	0	0	0	1	1	0	0	1	1	1	0	0	1	0	0
0	1	1	1	0	0	1	1	1	0	0	0	1	1	0	1
1	0	0	0	1	1	0	0	0	1	1	1	0	0	1	0
0	1	1	1	0	0	1	1	1	0	0	1	0	1	0	1
1	0	0	0	1	1	0	0	0	1	1	1	0	0	1	0
1	0	0	0	1	0	0	1	0	1	0	1	0	1	1	0
1	0	0	0	1	1	0	0	0	1	1	1	0	0	1	0
0	1	1	1	0	1	1	0	1	0	1	0	1	1	0	1

Mot mémoire 7

Cellule physique



Transistor + Condensateur

Mémoire Centrale: Dynamic RAM


Lorsqu'un mot mémoire d'un DRAM est en cours de rafraîchissement, il est temporairement indisponible pour la lecture ou l'écriture par le processeur. En revanche, les autres lignes restent accessibles.

Mot mémoire 1

1	0	0	0	1	1	0	0	1	1	1	0	0	1	0	0
0	1	1	1	0	0	1	1	1	0	0	0	1	1	0	1
1	0	0	0	1	1	0	0	0	1	1	1	0	0	1	0
0	1	1	1	0	0	1	1	1	0	0	1	0	1	0	1
1	0	0	0	1	1	0	0	0	1	1	1	0	0	1	0
1	0	0	0	1	0	0	1	0	1	0	1	0	1	1	0
1	0	0	0	1	1	0	0	0	1	1	1	0	0	1	0
0	1	1	1	0	1	1	0	1	0	1	0	1	1	0	1

Mot mémoire 7

Cellule physique



Transistor + Condensateur

La barrette de RAM

La barrette RAM est un module électronique amovible qui contient plusieurs puces mémoire. À l'intérieur de ces puces se trouvent des milliers, voire des millions de cellules mémoire. La capacité totale d'une barrette RAM dépend à la fois du nombre de puces et de la capacité de chaque puce.




Position de la barrette RAM sur la carte mère


Loquets: Verrouiller/déverrouiller la barrette RAM

Ergot

Slots RAM



N.B: Une carte mère peut avoir **2, 4 ou 8 slots** selon le modèle.



Encoche: Empêche d'insérer une RAM incompatible

La mémoire cache

- ✓ Une mémoire vive de type SRAM (RAM statique), càd elle garde les données tant qu'elle est alimentée, sans avoir besoin d'être rafraîchie en permanence;
- ✓ Elle est située *directement* sur ou très proche du processeur;
- ✓ Son rôle principal est d'accélérer l'accès aux données et instructions utilisées fréquemment, ce qui améliore considérablement les performances globales du processeur.
- ✓ Mais elle est chère et sa capacité est beaucoup plus petite que celle de la RAM (DRAM).

La mémoire cache: Static RAM


Dans une cellule SRAM, chaque bit est stocké dans un petit circuit appelé flip-flop, composé de transistors. Les transistors maintiennent l'état du bit tant qu'il y a de l'électricité. Il n'y a pas de condensateur, donc le bit reste stable sans rafraîchissement.

Mot mémoire 1



1	0	0	0	1	1	0	0	1	1	1	0	0	1	0	0
0	1	1	1	0	0	1	1	0	0	0	1	1	0	1	1
1	0	0	0	1	1	0	0	0	1	1	1	0	0	1	0
0	1	1	1	0	0	1	1	1	0	0	1	0	1	0	1
1	0	0	0	1	1	0	0	0	1	1	1	0	0	1	0
1	0	0	0	1	0	0	1	0	1	0	1	0	1	1	0
1	0	0	0	1	1	0	0	0	1	1	1	0	0	1	0
0	1	1	1	0	1	1	0	1	0	1	0	1	1	0	1

Mot mémoire 7

Cellule physique



1 à 2: La donnée est trouvée directement dans le cache : elle est envoyée à l'unité de commande, aucun accès mémoire principal n'est nécessaire → *Cache Hit*



1 à 4: Si la donnée n'est pas trouvée dans le cache, le CPU accède à la mémoire principale pour la récupérer. Ensuite, la donnée est stockée dans le cache pour les futurs accès → *Cache Miss*

La mémoire cache: Principe de localité


Le principe de localité permet au cache de prédire quelles données garder pour accélérer l'exécution du programme:

- ✓ Localité spatiale: Lorsque le processeur accède à une donnée ou à une instruction, il y a de fortes chances qu'il utilise aussi celles qui se trouvent juste à côté en mémoire. Le cache charge donc ces données voisines en même temps pour gagner du temps.
- ✓ Localité temporelle: Lorsqu'une donnée ou instruction vient d'être utilisée, il est très probable qu'elle soit réutilisée peu de temps après. Le cache la garde donc disponible pour éviter un nouvel accès à la RAM.

Organisation de la mémoire cache en lignes cache

Mémoire Cache

RAM



N.B: M1, M2, et M3 sont des mots mémoire consécutifs de la RAM

Organisation de la mémoire cache en lignes cache

Le cache est divisé en lignes de cache (blocks), chacune contient les informations suivantes:

1. Donnée: Un bloc de mots mémoire provenant de la RAM, pas seulement le mot demandé.
2. Tag : Une partie de l'adresse mémoire d'origine qui identifie quelle portion de la RAM est stockée dans cette ligne.
3. Bits d'état:
 - a) Valid Bit: Un simple indicateur binaire qui indique si les données dans cette ligne sont valides ou si l'emplacement est vide.
 - b) Dirty Bit : Indique si les données dans le cache ont été modifiées par le processeur et doivent être réécrites dans la mémoire principale avant d'être remplacées.


Organisation de la mémoire cache en lignes cache

Comment le processeur trouve la donnée concernée

Processeur

Adresse mémoire demandée : 0101

Contrôleur de cache



Tag de la ligne = 0

Ligne N°2
du cache

Deuxième mot dans ce bloc

Mémoire Cache

Mémoire Cache				
Tag	B_E	M1	M2	L_C 0
0	1	a	b	
				L_C 3

4 lignes → 2^2 lignes → Index: 2bits
2 mots → 2^1 mots → Offset: 1 bit
4 bits – (Index + Offset) → Tag: 1 bit

Organisation de la mémoire cache en lignes cache

Comment le processeur trouve la donnée concernée

- 1. Le processeur demande une adresse mémoire.**
- 2. Le contrôleur de cache décompose l'adresse en trois parties:**
 - ✓ Le Tag : Utilisé pour l'identification unique du bloc.
 - ✓ L'Index : Utilisé pour trouver rapidement la (ou les) ligne(s) de cache potentielle(s) où la donnée pourrait se trouver.
 - ✓ L'Offset (Décalage) : Utilisé pour localiser le mot de mémoire exact dans le bloc une fois la ligne trouvée.

Organisation de la mémoire cache en lignes cache


Comment le processeur trouve la donnée concernée

3. Vérification: Le contrôleur utilise l'Index pour pointer vers l'emplacement (ou l'ensemble d'emplacements) dans le cache. Il vérifie ensuite si le Tag de la ligne correspond au Tag de l'adresse demandée et si le Valid Bit est actif.

- Si c'est un Hit : La donnée est trouvée immédiatement dans le cache et renvoyée au processeur très rapidement.
- Si c'est un Miss : La donnée n'est pas là. Le contrôleur doit aller la chercher dans la RAM, puis fournir le mot demandé au processeur.

Chaque cœur peut exécuter des instructions et traiter des données parallèlement aux autres cœurs.

L1: Chaque cœur a son propre ensemble L1 dédié, qui est extrêmement rapide, fonctionnant à la vitesse du processeur. *L1i pour les instructions et L1d pour les données*



L3: Plus grand des caches et le plus lent des caches, mais il reste beaucoup plus rapide que la mémoire principale. Il est partagé par tous les cœurs

L2: Chaque cœur possède généralement son propre cache L2. Il est plus grand que le cache L1, mais moins rapide.

Organisation des caches: Inclusifs Vs Exclusifs

- ✓ **Caches inclusifs:** L2 contient toutes les données de L1 ainsi que d'autres données supplémentaires. Donc, la taille totale utile du cache ($L1 + L2$) correspond à celle du cache L2, puisque les données de L1 sont déjà incluses dans L2.
- ✓ **Caches exclusifs:** Une donnée se trouve soit dans le cache L1, soit dans le cache L2. Donc, la taille totale utile du cache $L1 + L2$ est la somme des tailles des caches L1 et L2.

Mémoires mortes: ROM (Read Only Memory)

- ✓ Les mémoires mortes (ou ROM) sont un type de mémoire informatique essentiel qui se distinguent de la RAM par leur nature non volatile, leur accessibilité uniquement en lecture, ainsi que par leur faible capacité et leur lenteur.
- ✓ Elles sont utilisées pour stocker des informations cruciales qui ne doivent pas changer et qui sont nécessaires au démarrage de l'ordinateur;
- ✓ Elles stockent le BIOS (Basic Input/Output System) ou l'UEFI (Unified Extensible Firmware Interface), qui initialisent le matériel lors du démarrage d'un PC.
- ✓ Selon la technologie utilisée, on distingue différents types de ROM.

<i>Type de ROM</i>	<i>Possibilité d'écriture</i>	<i>Méthode d'effacement</i>
<i>Masked ROM (MROM)</i>	Son contenu est permanent et gravé directement par le fabricant.	Aucune
<i>Programmable ROM (PROM)</i>	Son contenu est programmé une seule fois après fabrication à l'aide d'un programmeur	Aucune
<i>Erasable PROM (EPROM)</i>	Son contenu est effaçable et reprogrammable	Lumière UV
<i>Electrically EPROM (EEPROM)</i>	Son contenu est effaçable et reprogrammable	Electriquement
<i>Flash</i>	Son contenu est reprogrammable et effaçable par blocs de mémoire, généralement de 64 Ko ou plus.	Electriquement


Partie 3: Exécution d'une instruction machine

Cycle d'exécution d'une instruction

1. *La phase de recherche de l'instruction (Fetch)* : Cette phase sert à aller chercher l'instruction à exécuter dans la mémoire RAM et à la placer dans le processeur.
2. *La phase de décodage (Decode)* : C'est l'étape où le processeur comprend l'instruction qui vient d'être lue en mémoire et prépare toutes les micro-actions nécessaires à son exécution.
3. *La phase d'exécution (Execute)* : C'est l'étape où l'instruction est réellement effectuée par le processeur.


Cycle d'exécution d'une instruction: Fetch

1. Le PC contient l'adresse (*dans notre cas @1000*) de la prochaine instruction que le CPU doit exécuter.




Cycle d'exécution d'une instruction: Fetch

2. Le contenu du PC est ensuite copié vers un autre registre appelé MAR(*Memory Address Register*) . Il sert d'interface entre le CPU et RAM.




Cycle d'exécution d'une instruction: Fetch

3. Le MAR place ensuite l'adresse @ 1000 sur le bus d'adresses afin de récupérer l'instruction à traiter.




Cycle d'exécution d'une instruction: Fetch

4. Le séquenceur envoie ensuite le signal de lecture (READ) sur le bus de commandes.




Cycle d'exécution d'une instruction: Fetch

5. Le séquenceur se met en état **WAIT** parce que la mémoire met un certain temps à répondre.




Cycle d'exécution d'une instruction: Fetch

6. La mémoire place le contenu de l'adresse demandée sur le bus de données et envoie simultanément le signal **PRÊT** sur le bus de commandes




7. Dès que le séquenceur détecte le signal PRÊT, il sait qu'il peut lire et stocker en toute sécurité l'information présente sur le bus de données dans le registre MDR (*Memory Data Register*), qui sert de tampon entre la mémoire et le CPU.




Cycle d'exécution d'une instruction: Fetch

8. Après avoir récupéré l'instruction, le CO est incrémenté pour pointer vers la prochaine instruction à exécuter: @1001.




Cycle d'exécution d'une instruction: Fetch

9. Le séquenceur initie le transfert en activant les lignes de contrôle internes du processeur pour déplacer l'instruction depuis le MDR vers le RI.



Cycle d'exécution d'une instruction: Decode

Le décodeur interprète les bits de l'instruction dans le RI pour déterminer la nature de l'opération et le mode d'adressage.



Cycle d'exécution d'une instruction: Decode

Rôle du Décodeur d'Instruction

1. Lecture du code d'opération: Le décodeur lit la première partie de l'instruction (l'opcode) dans le registre RI. Dans notre exemple, il reconnaît le motif binaire correspondant à l'opération « **ADD** ».

- ✓ Ensuite, il envoie alors au séquenceur un signal indiquant l'opération demandée.
- ✓ À partir de ce signal, le séquenceur active les circuits nécessaires pour exécuter l'instruction. Dans le cas de l'opération « ADD », il prépare l'UAL pour réaliser l'addition.

Cycle d'exécution d'une instruction: Decode

Rôle du Décodeur d'Instruction

2. Identification des Opérandes : Le décodeur analyse le reste de l'instruction pour déterminer où se trouvent les données nécessaires d'après le mode d'adressage.

- ✓ Si les opérandes représentent des registres, il identifie quels registres doivent être lus.
- ✓ S'il s'agit d'opérandes en mémoire, il indique qu'une opération d'accès mémoire sera requise.


Il transmet ces informations sous forme de signaux au séquenceur.

2. Identification des Opérandes : Dans notre cas « ADD A, B », le décodeur détecte que les opérandes A et B sont stockés en mémoire:


- ✓ Il informe le séquenceur qu'il faudra effectuer deux lectures mémoire.
- ✓ Le séquenceur lit les champs A et B dans RI, les place successivement dans le MAR et orchestre la lecture des deux valeurs.
- ✓ À chaque lecture, il se met en état WAIT jusqu'à ce que la mémoire envoie le signal PRÊT indiquant que la donnée est disponible sur le bus de données.
- ✓ Chaque opérande est d'abord chargée dans le MDR, puis transférée vers les registres d'entrée internes de l'UAL.
- ✓ L'UAL lit ces deux registres pour effectuer l'opération ADD.

Cycle d'exécution d'une instruction: Execute

L'UAL lit les deux opérandes dans ses registres internes. Ensuite, elle réalise l'opération demandée.



Le résultat est temporairement stocké dans un registre interne de l'UAL, appelé accumulateur. Ensuite, il envoie un signal **Done** au séquenceur pour l'informer que l'exécution est terminée.



Cycle d'exécution d'une instruction: Execute

Le stockage du résultat, selon l'instruction, le résultat peut être :

- ✓ Stocké dans un registre du CPU
- ✓ Ou écrit dans la mémoire (via MAR et MDR).

Dans notre cas « **ADD A, B** », le résultat de l'addition est stocké à l'adresse mémoire A. Donc, le séquenceur place l'adresse A dans le MAR, met le résultat dans le MDR, puis déclenche la commande d'écriture vers la mémoire.


Les drapeaux du registre d'état du processeur sont mis à jour par UAL si nécessaire.

Parallélisme des instructions: Technique de pipeline

- ✓ La technique du pipeline (ou ***pipelining***) est utilisée dans les processeurs modernes pour accélérer l'exécution des instructions;
- ✓ Elle permet de découper l'exécution d'une instruction en plusieurs étapes distinctes et d'exécuter plusieurs instructions en parallèle, chacune à une étape différente du pipeline.


Parallélisme des instructions: Technique de pipeline

Sans pipeline (Exécution Séquentielle)



Parallélisme des instructions: Technique de pipeline

Avec pipeline (Exécution Parallèle)



Plusieurs instructions sont exécutées en parallèle, chacune dans une étape différente du pipeline.

Parallélisme des instructions: Technique de pipeline

Avantages

Limites

Augmentation du nombre d'instructions exécutées par unité de temps

Aléas de données : une instruction dépend du résultat d'une instruction précédente encore en cours.

Utilisation optimale des ressources moins de temps mort des unités du processeur.

Aléas de branchement : les instructions de saut peuvent perturber le pipeline.

Possibilité d'augmenter la fréquence d'horloge et l'efficacité globale.

Aléas matériels: Risque de conflits d'accès au matériel si plusieurs instructions utilisent la même ressource.

Partie 4: Périphériques et entrées/sorties
